28nm在全球脱颖而出!联电怒砸36亿美元提高芯片产量

联电成立于1980年,为台湾第一家半导体公司。集团旗下有5家晶圆代工厂,包括联电、联诚、联瑞、联嘉以及最新投资的合泰半导体,是全球半导体投资第四大,仅次于英特尔、摩托罗拉及西门子。根据台湾”经济部中央标准局”公布的近5年台湾百大”专利大户”名单,以申请件数排名,联电第一、工研院第二、台积电第三;就取得美国专利件数而言,1993年至1997年所累积的件数,联电是台积电的两倍、台湾工研院的3倍。

身为半导体晶圆专工业界的领导者,联电提供先进工艺与晶圆制造服务,为IC产业各项主要应用产品生产芯片,并且持续推出尖端工艺技术,联电的客户导向解决方案能让芯片设计公司利用尖端技术的优势,包括28奈米工艺、混合信号/RFCMOS技术,以及其它多样的特殊工艺技术。联电在全球约有超过13,000名员工,在台湾、日本、新加坡、欧洲及美国均设有服务据点,以满足全球客户的需求。

为了解决目前供应最紧张的28纳米制程晶圆代工产能,在之前市场上就传出联电正与包括联发科、联咏、瑞昱等3 大IC设计公司讨论投资产能合作的情况,以进一步满足现阶段的市场需求。之后,又有消息指出,预计与联电讨论投资产能合作的客户不只有3大IC设计公司,其他还包括奇景光电、韩国三星、以及美国高通等总共6家的客户,也可以看出目前市场上28纳米成熟制程供应紧张的程度。

根据最新消息,联华电子已经宣布了价值36亿美元的投资计划,用于提高其28纳米制程芯片的产量。此举目的是为了迅速缓解全球芯片短缺的问题,使用旧工艺来减轻对于更先进制程的压力。联华电子将为其位于中国台湾南部的 300 毫米Fab 12A工厂增加产量。

据了解,联华电子已经与一些客户签订了协议,对未来的芯片支付预付款。作为交换,客户可以避免将来 芯片代工价格波动的风险。目前 Fab 12A 工厂每个月可以生产9 万片300 毫米(12 英寸)晶圆,今年将再增加 27500 片的产能。28nm 制程的设备可以直接代替原有 14nm 制程的流水线。除此之外,联华电子还将招募约 1000 名员工。

8nm在全球脱颖而出!联电怒砸36亿美元提高芯片产量"

随着半导体制造技术的发展越来越先进,工艺制程越来越高,芯片制造越来越小,性能越来越好。但在全球缺芯的背后,28nm、7nm、5nm、3nm芯片谁将成为芯片中的“王者”呢?

28nm在全球脱颖而出

28nm可以说是介于中低端与中高端芯片工艺制程的分界线,也可以说是芯片工艺制程的“黄金分割点”。也就是说,在集成电路设计发展中起着承前启后的作用。所以说28nm拥有其独到的优势。

众所周知,芯片产业的发展一直遵循着摩尔定律,但随着芯片产业的发展,半导体厂商们发现,要维持摩尔定律继续推进的成本变得越来越庞大,制程微缩不再跟随着晶体管单位成本跟着降低的效应,产业界从32/28nm节点迈进22/20nm制程节点时,首度遭遇了成本上升的情况,也就是在28nm制程节点,摩尔定律失效了。

实际上,早在2016年,三星在召开的Semicon West 2016大会简报中就预测到了28纳米将是完全符合摩尔定律(晶体管密度不断增长,成本下降)的最后一个工艺节点,即在28纳米之后,虽然产业能继续把晶体管做得更小、却无法更便宜。

在当前电源管理芯片、显示驱动芯片、车用电子芯片等产品,市场供应最为紧张,其交货期不断被延长的情况下,显示出这些主力以28纳米成熟制程生产的产能严重不足。 因此,扩大28纳米的产能成为了目前整个晶圆工厂的重要规划之一。 其中,在联电的部分,因为过去高介电层/金属闸极(HK) 制程良率高的关系,就连韩国三星的手机图像处理器(ISP) 都非常依赖由联电的28纳米来代工生产,每月达到2万片的数量。

联电厦门12吋厂在2016年第4季进入量产,初期以40纳米制程切入,台湾12吋厂则是积极转进14纳米制程,今年第1季也正式宣布14纳米制程已经进入量产,根据半导体技术N-1世代的规范,联电28纳米已经具备申请登陆的条件。

联电厦门12吋厂将快速进入28纳米制程世代,预计最快第2季开始量产,该厂的月产能为1.1万片,最快年底会扩充到1.6万片,联电今年的资本支出20亿美元中,将有一半会用在扩充联芯的产能。

对于联电28纳米制程成功登陆获得投审会核准,业界均是正面解读此事,因为目前大陆成熟的28纳米制程仅台积电可以提供,中芯国际虽然有宣布28纳米量产,但仅是低阶的polysion制程,高端的HKMG制程还未突破,华力微电子的28纳米制程更是处于研发中,因此,此时联电的28纳米成功登陆,将可领先陆厂抢下内需市场订单。

在技术移转授权金方面,联电表示是将分成技术移转和量产时程两区块认列,但认列时间点无法确定,由于联电和联芯是母子公司关系,因此授权金额是联电的现金收入,并非获利。

联电硅智财研发暨设计支援处处长林子惠表示,透过与Cadence的合作,结合Cadence AMS流程和联电设计套件,开发了一个全面而独特的设计流程,为在28纳米HPC+制程技术的芯片设计客户提供可靠与高效的流程。

上述完整的AMS流程是基于联电的晶圆设计套件(FDK)所设计的,其中包括具有高度自动化的电路设计、布局、签核和验证流程的一个实际示范电路,让客户可在28纳米的HPC+制程上实现更无缝的芯片设计。

Cadence AMS流程结合经定制化确认的类比/数位验证平台,并支持更广泛的Cadence智能系统设计策略,加速SoC设计。AMS流程具有整合标准元件数位化的功能,适合数位辅助类比的设计,客户可使用28纳米HPC+制程,开发汽车、工业物联网和AI应用。

声明:本站转载此文目的在于传递更多信息,并不代表赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题,请在30日内与本网联系,我们将在第一时间删除内容,本网站对此声明具有最终解释权。

编辑:乾坤芯,如若转载,请注明出处:https://www.qiankunxin.com/1121.html

发表评论

您的电子邮箱地址不会被公开。 必填项已用*标注