FPGA常见的IO接口标准设置

0 引言
最近准备采用Xilinx FPGA进行多机通信,即主FPGA芯片将采集到的不同层的图像数据流分别输出给对应的4块从FPGA芯片中,主从FPGA之间的连接机制采用星形拓扑结构。经计算,图像数据流接口速率需要数百兆比特/秒,因此需要调研FPGA支持的常见IO接口标准,及每种接口的应用场合。
1 常见IO接口标准
Xilinx FPGA提供和支持高性能、可配置、多样化的接口标准。主要的可配置属性为On-chip terminaTIon(输入端/输出端的内置片上端接电阻),output strength(输出驱动器的电流驱动能力),slew rate(电压压摆率)等。
      常见IO接口可分为单端IO接口和差分IO接口,详细的IO标准参见下图1。单端IO接口和差分IO接口均满足高速接口传输,区别在于应用场合不同。
FPGA常见的IO接口标准设置

Xilinx FPGA芯片不同的Bank支持的IO接口标准范围略有所不同,但是同一Bank必须使用同一output drive voltage (VCCO)。
1.1 端接电阻
由上图2可知,当使用高速IO接口时,在接收端通常需要匹配的端接电阻,有利于高低电平的转换和提高信号的完整性,且端接电阻尽可能的放置在接收端。
(a)差分输入端接电阻
通常需要在差分输入端并行端接100Ω的电阻,FPGA在差分输入接收器提前内置了端接电阻,其阻值R为100Ω,为可选项opTIonal。设计者也可以采用外接端接电阻来进行电阻匹配,阻值选择更灵活。采用片上内置的端接电阻可以节省无聊和缩小PCB面积。
FPGA常见的IO接口标准设置

FPGA常见的IO接口标准设置

通过UCF文件进行约束,是否使用差分输入端接电阻,语法规则如下:NET DIFF_TERM = “” 。
声明:本站转载此文目的在于传递更多信息,并不代表赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题,请在30日内与本网联系,我们将在第一时间删除内容,本网站对此声明具有最终解释权。

编辑:乾坤芯,如若转载,请注明出处:https://www.qiankunxin.com/9113.html

(0)
上一篇 2022年10月17日 下午2:28
下一篇 2022年10月17日 下午2:39

相关推荐

发表回复

您的电子邮箱地址不会被公开。 必填项已用*标注